(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-104563

(43)公開日 平成10年(1998) 4月24日


(51) Int.Cl. ⁸ G 0 2 F 1/13 G 0 1 R 31/00	酸別記号 101	FI G02F 1/13 101 G01R 31/00	G 0 2 F 1/13 1 0 1 G 0 1 R 31/00	
31/26 G 0 9 F 9/35		G 0 9 F 9/35	51,20	
		審査請求 未請求 請求項の数12	OL (全 12 頁)	
(21)出願番号	特願平8-262983	(71)出願人 000005049 シャープ株式会社		
(22)出顧日	平成8年(1996)10月3日	(72)発明者 武中 康一	大阪府大阪市阿倍野区長池町22番22号 シ	
		(74)代理人 弁理士 深見 久郎		

(54) [発明の名称] TFT基板の検査方法、検査装置および検査装置の制御方法

(57)【要約】

【課題】 TFT基板に透明基板を貼り合せ液晶を注入する前のTFT基板の状態での検査が可能な検査方法、検査装置および検査装置の制御方法を提供すること。

【解決手段】 TFT基板1の画素電極10に対して微小間隔をおいて対向配置される複数の対向電極20と、TFT基板1の駆動による各画素電極10の電位の変化に応じた複数の対向電極20の電荷の変化量を検出するための電荷検出部37とを含む検査モジュール2と、検出された複数の電荷の変化量を連続的に読出して各画素電極の良否を判定するためのデータ処理部6とを含む。



【特許請求の範囲】

【請求項1】 対向電極をTFT基板の画素電極に対して微小間隔をおいて対向配置させるステップと、

前記TFT基板の駆動による前記画素電極の電位の変化 に応じた前記対向電極の電荷の変化量を検出するステップとを含むTFT基板の検査方法。

【請求項2】 複数の対向電極をTFT基板の画素電極に対して微小間隔をおいて対向配置させるステップと、前記TFT基板の駆動による各画素電極の電位の変化に応じた前記複数の対向電極の電荷の変化量を検出するステップと、

前記検出された複数の電荷の変化量を連続的に読出して 前記各画素電極の良否を判定するステップとを含むTF T基板の検査方法。

【請求項3】 前記複数の対向電極の電荷の変化量を検出するステップは、

前記複数の対向電極に第1の所定の電位を与えるステップと.

前記各画素電極の電位を第2の所定の電位に変化させるステップと

前記複数の対向電極の電荷の変化量を検出するステップ とを含む、請求項2記載のTFT基板の検査方法。

【請求項4】 TFT基板の画素電極に対して微小間隔をおいて対向配置される対向電極と、

前記TFT基板の駆動による前記画素電極の電位の変化 に応じた前記対向電極の電荷の変化量を検出するための 検出手段とを含むTFT基板の検査装置。

【請求項5】 TFT基板の画素電極に対して微小間隔をおいて対向配置される複数の対向電極と、

前記TFT基板の駆動による各画素電極の電位の変化に応じた前記複数の対向電極の電荷の変化量を検出するための検出手段と、

前記検出手段によって検出された複数の電荷の変化量を連続的に読出して前記各画素電極の良否を判定するためのデータ処理手段とを含むTFT基板の検査装置。

【請求項6】 前記複数の対向電極は1次元に配列されてなる、請求項5記載のTFT基板の検査装置。

【請求項7】 前記複数の対向電極は2次元に配列されてなる、請求項5記載のTFT基板の検査装置。

【請求項8】 前記複数の対向電極の各々が前記画素電極の1つに対応する、請求項5~7のいずれかに記載のTFT基板の検査装置。

【請求項9】 前記複数の対向電極の複数個が前記画素電極の1つに対応する、請求項5~7のいずれかに記載のTFT基板の検査装置。

【請求項10】 前記検出手段は、前記複数の対向電極のそれぞれと所定電圧との間のスイッチングを行なうための第1のスイッチング手段と、

電荷の変化量を検出するための電荷変化量検出手段と、前記複数の対向電極のそれぞれと前記電荷変化量検出手

段との間のスイッチングを行なうための第2のスイッチング手段とを含む請求項5~9のいずれかに記載のTF T基板の検査装置。

【請求項11】 TFT基板の画素電極に対して微小間隔をおいて対向配置させる複数の対向電極と、前記複数の対向電極のそれぞれと所定電圧との間のスイッチングを行なうための第1のスイッチング手段と、電荷の変化量を検出するための電荷変化量検出手段と、前記複数の対向電極のそれぞれと前記電荷変化量検出手段との間のスイッチングを行なうための第2のスイッチング手段とを含むTFT基板の検査装置の制御方法であって、

前記第2のスイッチング手段をオフするステップと、 前記第1のスイッチング手段をオンした後オフするステップと、

前記TFT基板を駆動して画素電極の電位を変化させる ステップと、

前記第2のスイッチング手段をオンするステップと、 前記電荷変化量検出手段が前記対向電極の電荷の変化量 を検出するステップとを含むTFT基板の検査装置の制 御方法。

【請求項12】 前記対向電極の電位変化量検出手段に対する電位はその絶対値が所定値以上の負の値である、請求項11記載のTFT基板の検査装置の制御方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、TFT液晶パネルを検査するための検査方法、検査装置および検査装置の制御方法に関し、特に、液晶を注入する前のTFT基板を検査するための検査方法、検査装置および検査装置の制御方法に関する。

[0002]

【従来の技術】近年、液晶ディスプレイパネルは、パーソナルコンピュータ、ワードプロセッサあるいは液晶テレビ等に使用され、その需要は急速に高まっている。それに伴って、液晶ディスプレイパネルを低コストでしかも短時間で検査できる検査装置に対する要望も高まっている。

【0003】薄膜トランジスタを用いたTFT(Thin Film Transistor)液晶ディスプレイパネルは、TFT基板を製造後、TFT基板上にスペーサを介して透明電極を形成した透明基板を配置し、TFT基板と透明基板との間に形成された空間に液晶を注入して製造される。

【0004】従来は、TFT液晶ディスプレイパネルを検査する方法として、TFT基板に透明基板を貼り合せ、液晶を注入してTFT液晶ディスプレイパネルが完成した後に、TFT液晶ディスプレイパネル全体を点灯させたり、特定パターンを表示して各画素の光のオンオフを目視または画像処理によって判断する方法が一般的であった。

【0005】しかし、この検査方法では、不良パネルに

対してもTFT基板に透明基板を貼り合せて液晶を注入 しなければならず、コストが大幅にかかるため、TFT 基板の状態で検査する方法が種々開発されている。

【0006】その1つとして、各画素電極を駆動したときの補助容量線Csの電位を測定することによって各画 素電極の良否を判定する方法がある。

【0007】また、特開平5-240800号公報に開示された発明は、電気光学素子を用いる方法をとっており、TFT液晶ディスプレイパネル基板を駆動し、画素電極の電位を電気光学素子を通して測定することによって各画素電極の検査が行なわれる。

【0008】さらには、特開平6-27494号公報に開示された発明は、画素電極に対して非接触でプローブを配置し、画素電極とプローブ間の静電容量を介して電位の変化を検出することによって各画素電極の良否を判定している。

[0009]

【発明が解決しようとする課題】上述した、各画素電極を駆動させ、Csの電位を測定する方法では、ゲート配線、ソース配線を電気的に短絡しているショートリングを分断し、各ゲート配線、各ソース配線ごとに信号を入力する必要がある。ショートリングはTFT基板の静電破壊を予防するために設けられているものであり、分断してしまうと検査後の工程においてTFT基板が静電破壊によって不良となるおそれがある。したがって、ショートリングを残したまま検査できることが望ましい。

【0010】特開平5-240800号公報の場合、検査対象となる液晶ディスプレイ基板の上面に微小間隔をおいて対向配置された反射型の液晶の点灯輝度をCCDカメラによって撮像することによって各画素電極の電位を測定するが、反射型の液晶を用いることによって誤差要因が増加する、反射型の液晶の表面に傷がつきやすい等の欠点がある。また、画素電極に加える電圧を大きくしないと検査しにくいため、実際に使用するのに近い条件で検査することができないという問題点もある。

【0011】特開平6-27494号公報の場合、各画素電極にプローブを非接触で配置し、それぞれの画素電極とプローブ間の電位の変化を測定しており、TFT液晶ディスプレイの高精細化に伴う画素数の増加により、検査時間が莫大になってしまうという問題点がある。

【0012】本発明は、上記問題点を解決するためになされたものであり、請求項1~3に記載の発明の目的は、TFT基板に透明基板を貼り合せて液晶を注入する前のTFT基板の状態で検査が可能であり、検査精度が高く、検査時間の短縮化が可能な検査方法を提供することである。

【0013】請求項4~10に記載の発明の目的は、T FT基板に透明基板を貼り合せて液晶を注入する前のT FT基板の状態で検査が可能であり、検査精度が高く、 検査時間の短縮化が可能な検査装置を提供することであ 3.

【0014】請求項11または12に記載の発明の目的は、検査の精度を高くすることが可能なTFT基板の検査装置の制御方法を提供することである。

[0015]

【課題を解決するための手段】請求項1に記載のTFT 基板の検査方法は、対向電極をTFT基板の画素電極に 対して微小間隔をおいて対向配置させるステップと、T FT基板の駆動による画素電極の電位の変化に応じた対 向電極の電荷の変化量を検出するステップとを含む。

【0016】TFT基板の駆動による画素電極の電位の変化に応じた対向電極の電荷の変化量を検出するため、TFT基板に透明基板を貼り合せて液晶を注入する前のTFT基板の状態での検査が可能となる。

【0017】請求項2に記載のTFT基板の検査方法は、複数の対向電極をTFT基板の画素電極に対して微小間隔をおいて対向配置させるステップと、TFT基板の駆動による各画素電極の電位の変化に応じた複数の対向電極の電荷の変化量を検出するステップと、検出された複数の電荷の変化量を連続的に読出して各画素電極の良否を判定するステップとを含む。

【0018】 TFT基板の駆動による各画素電極の電位の変化に応じた複数の対向電極の電荷の変化量を連続的に読出すので、TFT基板に透明基板を貼り合せて液晶を注入する前のTFT基板の状態での検査が可能であり、検査精度が高く、検査時間の短縮化が可能となる。【0019】請求項3に記載のTFT基板の検査方法は、請求項2記載のTFT基板の検査方法であって、複数の対向電極の電荷の変化量を検出するステップは、複数の対向電極に第1の所定の電位を与えるステップと、各画素電極の電位を第2の所定の電位に変化させるステップと、複数の対向電極の電荷の変化量を検出するステップと、複数の対向電極の電荷の変化量を検出するステップと、複数の対向電極の電荷の変化量を検出するステップと、複数の対向電極の電荷の変化量を検出するステップと、複数の対向電極の電荷の変化量を検出するステップと、複数の対向電極の電荷の変化量を検出するステップとを含む

【0020】請求項4に記載のTFT基板の検査装置は、TFT基板の画素電極に対して微小間隔をおいて対向配置される対向電極と、TFT基板の駆動による画素電極の電位の変化に応じた対向電極の電荷の変化量を検出するための検出手段とを含む。

【0021】検査手段は、TFT基板の駆動による画素 電極の電位の変化に応じた対向電極の電荷の変化量を検 出するので、TFT基板に透明基板を貼り合せて液晶を 注入する前のTFT基板の状態での検査が可能となる。

【0022】請求項5に記載のTFT基板の検査装置は、TFT基板の画素電極に対して微小間隔をおいて対向配置される複数の対向電極と、TFT基板の駆動による各画素電極の電位の変化に応じた複数の対向電極の電荷の変化量を検出するための検出手段と、検出手段によって検出された複数の電荷の変化量を連続的に読出して各画素電極の良否を判定するためのデータ処理手段とを含む。

【0023】データ処理手段は、検出された複数の電荷の変化量を連続的に読出して各画素電極の良否を判定するので、TFT基板に透明基板を貼り合せて液晶を注入する前のTFT基板の状態での検査が可能となり、検査精度が高く、検査時間の短縮化が可能となる。

【0024】請求項6に記載のTFT基板の検査装置は、請求項5記載のTFT基板の検査装置であって、複数の対向電極は1次元に配列されてなる。

【0025】1次元に配列されてなる対向電極を一方向 に移動しながら検査することにより、検査時間の短縮化 を図っている。

【0026】請求項7に記載のTFT基板の検査装置は、請求項5記載のTFT基板の検査装置であって、複数の対向電極は2次元に配列されてなる。

【0027】2次元に配列されてなる複数の対向電極の全体の大きさをTFT基板の画素電極の全体の大きさよりも大きくすることによって、移動せずに一度に検査が可能となる。

【0028】請求項8に記載のTFT基板の検査装置は、請求項5~7のいずれかに記載のTFT基板の検査装置であって、複数の対向電極の各々が画素電極の1つに対応する。

【0029】請求項9に記載のTFT基板の検査装置は、請求項5~7のいずれかに記載のTFT基板の検査装置であって、複数の対向電極の複数個が画素電極の1つに対応する。

【0030】複数の対向電極の中の複数個が画素電極の 1つに対応するため、対向電極の複数個の電荷の変化量 を総合的に判定することによって、より検査精度が高し ている。

【0031】請求項10に記載のTFT基板の検査装置は、請求項5~9のいずれかに記載のTFT基板の検査装置であって、検出手段は、複数の対向電極のそれぞれと所定電圧との間のスイッチングを行なうための第1のスイッチング手段と、電荷の変化量を検出するための電荷変化量検出手段と、複数の対向電極のそれぞれと電荷変化量検出手段との間のスイッチングを行なうための第2のスイッチング手段とを含む。

【0032】請求項11記載の発明は、TFT基板の画素電極に対して微小間隔をおいて対向配置させる複数の対向電極と、複数の対向電極のそれぞれと所定電圧との間のスイッチングを行なうための第1のスイッチング手段と、電荷の変化量を検出するための電荷変化量検出手段と、複数の対向電極のそれぞれと電荷変化量検出手段との間のスイッチングを行なうための第2のスイッチング手段とを含むTFT基板の検査装置の制御方法であって、第2のスイッチング手段をオフするためのステップと、第1のスイッチング手段をオンした後オフするためのステップと、TFT基板を駆動して画素電極の電位を変化させるためのステップと、第2のスイッチング手段

をオンするためのステップと、電荷変化量検出手段が対 向電極の電荷の変化量を検出するためのステップとを含 む。

【0033】第2のスイッチング手段をオフし、第1のスイッチング手段をオンした後オフすることによって対向電極の電位を所定の電位とし、画素電極の電位の変化に応じた対向電極の電荷の変化量を検出することによって、検査精度を高くしている。

【0034】請求項12に記載のTFT基板の検査装置の制御方法は、請求項11記載のTFT基板の検査装置の制御方法であって、対向電極の電荷変化量検出手段に対する電位はその絶対値が所定値以上の負の値である。

【0035】対向電極の電荷変化量検出手段に対する電位を負の値にすることよって、常に対向電極から電子が送出されるようになる。したがって対向電極からの電荷を正しく転送することが可能となる。

[0036]

【発明の実施の形態】

[実施の形態1]本発明の実施の形態1として、検査モジュールの対向電極が2次元に配列された2次元エリアセンサである場合について図面を参照しながら以下に説明する。

【0037】(検査装置全体のシステム構成)図1は、本発明の実施の形態1における検査装置の主要部および検査対象となるTFT基板の概略構成図である。検査装置は、複数の対向電極20、電荷結合素子30、シフトゲート35および電荷検出部37を含む検査モジュール2と、リセット雑音を抑制するためのCDS(相関二重サンプリング)4とA/D変換器5と、データ処理部6とを含む。

【0038】検査モジュール2の対向電極20は、検査対象であるTFT基板1の上面に配置された画素電極10との間に微小間隔を置いて対向配置される。検査モジュール2の下面に配置された複数の対向電極20は、それぞれの対向電極20に対応する画素電極10の電位の変化によって生じた対向電極20上の電荷の変化量が電荷結合素子30を介して転送され、電荷検出部37によって連続信号として出力される。検査モジュール2の動作および動作原理の詳細な説明は後述する。

【0039】検査モジュール2からの出力信号は、CDS4によってリセット雑音を抑制される。そして、CDS4から出力された信号は、A/D変換器5によってデジタル信号に変換され、各対向電極20からの電荷の出力量が検出される。データ処理部6は、A/D変換器5からの出力信号を読出すことによって、各対向電極20に対応する画素電極10の電位の変化量に換算し、2次元データ処理を行なうことによって各画素電極10の動作の検査を行なう。

【0040】(検査対象、検査工程)図2は、本発明の 実施の形態1における検査装置で検査されるTFT基板 1の拡大図を示している。液晶表示パネルに使用される TFT基板1は、図2に示すように走査線として機能するゲート配線11が複数本平行に形成され、それらのゲート配線11と直交するように信号線として機能するソース配線12が複数本平行に形成される。両配線11、12が交差する位置の近傍には薄膜トランジスタ13が形成され、この薄膜トランジスタ13には画素電極10が接続されている。

【0041】本発明の実施の形態1における検査装置は、画素電極10の電位の変化に対応する対向電極20の電荷の変化量を測定し、その値によって検査を行なう。TFT基板1の配線、画素電極および薄膜トランジスタの構造はいずれも種々の構造が知られているが、いずれの種類の構造であっても本発明の実施の形態1における検査装置で検査することが可能である。

【0042】また検査を行なう工程についても、TFT 基板1に薄膜トランジスタ13および画素電極10が形成されており、薄膜トランジスタ13が動作する状態であれば、ガラス基板と貼り合せるまでのどの工程であっても検査を行なうことが可能である。

【0043】図2におけるショートリング14、15は、それぞれゲート配線11、ソース配線12を電気的に接続するものであり、TFT基板1に悪影響を及ぼす静電気を防止するために設けられている。これらのショートリング14と15とは、TFT基板1の製造段階では形成されているものの、TFT基板1の製造後にTFT基板1と反対側の透明基板を貼り合せて、液晶を注入して液晶表示パネルを製造する後工程の段階において切断除去されるものである。

【0044】本発明の実施の形態1における検査装置は、液晶表示パネルを組立てた後の点灯検査と電気的にほぼ同じ条件で検査するため、液晶表示パネルの組立後の点灯検査と同様に、実装ドライバを用いて液晶表示パネルと同じ点灯条件でパネルを駆動することによっても検査が行なえる。また、ショートリング14と15とが残っている状態であっても、特開平6-82836号公報に開示された駆動方法でパネルを駆動することによっても検査が行なえる。

【0045】(検査モジュールの基本構成)次に、検査 モジュール2の電気的な特性について説明する。

【0046】図3は、検査モジュール2の対向電極20から電荷結合素子30に電荷を転送する回路を示す図である。図3に示す回路を対向電極部と呼ぶことにする。 【0047】各対向電極部は、対向電極20、対向電極の電圧設定用配線(対向電圧設定用配線)40、対向電極の電圧設定用回路(対向電圧設定用MOSFET(MetalOxide Semiconductor Field Effect Transistor

))41、シフトゲート35、および電荷結合素子3 0を含む。対向電極20と、対向配置されたTFT基板 1の画素電極10との間に容量成分が形成される。この 対向電極20と画素電極10との間で形成されたコンデ ンサを介して検査が行なわれる。なお、容量成分とし て、空気等の気体または水、アルコールもしくは液晶等 の液体または絶縁シート等の固体を用いることができ る。検査素子2を移動させながら検査を行なう場合に、 容量成分として空気層を用いることが考えられる。この 場合、画素電極10と対向電極20との間の静電容量を 液晶パネル組立後の状態と同じにしようとすると、液晶 の比誘電率が空気より数倍大きいため、画素電極10と 対向電極20との間隔を液晶パネル組立後の間隔の数分 の1にする必要があり、検査モジュール2の位置制御が 非常に難しくなる。そのため、検査モジュール2の位置 制御が可能な程度に間隔を広げ、その分だけ静電容量が 小さくなった状態で検査を行なう方が望ましい。また、 空気層の代わりに液晶より比誘電率の大きな液体層を用 いて、その分だけ画素電極10と対向電極20との間隔 を広げることも可能である。

【0048】対向電極20は、対向電圧設定用配線40とスイッチング素子を介して接続されている。本実施の形態では、スイッチング素子として対向電圧設定用MOSFET41を用いるが、他のスイッチング素子であってもよい。対向電圧設定用MOSFET41がオンになると、対向電極20は対向電圧設定用配線40と同じ電位になる。つまり、対向電圧設定用配線40に、対向電圧20の電位として設定したい電位の信号を入力しておくと、対向電圧設定用MOSFET41をオンにすることによって、対向電極20の電位を自由に設定することができる。

【0049】対向電極20と電荷結合素子30とは、シフトゲート35を介して接続されている。シフトゲート35がオンになると、対向電極20と電荷結合素子30との電位差に応じた電荷が電荷結合素子30へ送出される。この送出された電荷は、電荷結合素子30によって順次転送され、電荷検出部37より連続信号として出力される。対向電圧設定用MOSFET41とシフトゲート35とがともにオフのときには、対向電極20上の電荷は一定に保たれる。そのため画素電極10の電位が変化すると、その変化量の分だけ対向電極20の電位も変化する。

【0050】なお、図4に示すように、対向電圧設定用配線40と対向電圧設定用MOSFET41との機能を、電荷結合素子30とシフトゲート35とが併せ持つことによって、対向電圧設定用配線40と対向電圧設定用MOSFET41とを省略することも可能である。

【0051】(検査素子下面の概略構成)図5は、検査 モジュール2が2次元エリアセンサである場合の検査モ ジュール2の下面のセンサ部3の概略構成を示す。検査 モジュールセンサ部3は、対向電極20、電荷結合素子 30、垂直転送部31、水平転送部32、シフトゲート 35、電荷検出部37、対向電圧設定用配線40、およ び対向電圧設定用MOSFET41を含む。

【0052】対向電圧設定用配線40と電荷結合素子の 垂直転送部31とが複数本平行に形成されている。ま た、対向電圧設定用配線40と垂直転送部31とは、図 5に示すように交互に並んでおり、その間には複数の対 向電極20が並んでいる。それぞれの対向電極20は、 対向電圧設定用MOSFET41を介して対向電圧設定 用配線40と接続されており、さらにシフトゲート35 を介して垂直転送部31と接続されている。

【0053】対向電圧設定用配線40は、すべて電気的 に接続されており、等しい電位に保たれている。垂直転 送部31は、電荷結合素子の水平転送部32に接続され ており、電荷は対向電極20から垂直転送部31と水平 転送部32とを介して転送され、その電荷量は電荷検出 部37によって検出される。

【0054】(画素と対向電極との対応)図6は、画素 電極10と対向電極20との対応関係を表わす図であ る。(a)は、画素電極10の中の1つが対向電極20 の複数に対応している。1つの画素電極10に対応する 複数の対向電極20から得られた値を総合して、対応す る画素電極10の電位の変化量を計算によって求める。 また、(b)は、画素電極10と対向電極20とが1対 1に対応しており、各対向電極20から得られた値によ って対応する画素電極10の電位の変化量が求まる。本 実施の形態によれば、(a)または(b)のいずれの場

Vc1 = Vc0 + (Vd1 - Vd0)

次に、(d)に示すように、シフトゲート35をオンに する。対向電極20の電位が電荷結合素子30の電位V c 2に等しくなるため、(2)式に示す電荷が電荷結合

Q=C (Vc1-Vc2) =C (Vc0-Vc2+Vd1-Vd0) ... (2)

このとき、TFT基板1上の画素の薄膜トランジスタ1 3がオフになっていると、画素電極10上の電荷の量が 一定に保持されているので、画素電極10の電位は

Vd2 = Vd1 + (Vc2 - Vc1)

以上の過程により、(b)で対向電圧設定用MOSFET41をオフにしてか ら、(d)でシフトゲートをオンにするまでの間に、画素電極10の電位が変化 した量(Vd1-Vd0)に応じた電荷が対向電極20から電荷結合素子30へ と送出される。

次に、(e)に示すように、対向電極設定用MOSFE T41とシフトゲート35とをともにオフにする。この とき、電荷結合素子30において各対向電極20の電荷 が順次転送される。転送された電荷は電荷検出部37か ら連続信号として出力され、CDS4によりリセット雑 音が抑圧され、A/D変換器5によりデジタル信号に変 換される。そして、各対向電極20ごとの電荷の流出量 Qが次式によって求められる。

 $Q=C (Vc1-Vc2) = C (Vc0-Vc2+Vd1-Vd0) \cdots (4)$

したがって、画素電極の電位の変化量は次式のようにな

Vd1-Vd0=Q/C+(Vc2-Vc0)... (5)

Q.C.Vc2およびVc0の値は既知であるから、電 位の変化量は計算によって求めることができる。データ 処理部6において、対向電極20に対応する画素電極1

0の電位の変化量を計算によって求め、正常な場合の値 と比較することにより、良否の判定を行なう。なお、電 荷結合素子30は、電荷として電子しか転送することが

合でも検査を行なうことができる。

【0055】(検査原理)図7を参照しながら、画素電 極10の電位が変化したときの電荷の変化量を測定する 方法について説明する。ここで、画素電極10と対向電 極20との間に形成されたコンデンサの静電容量をCと する。また、測定の間は、対向電圧設定用配線40は電 位Vc〇で一定に保たれており、電荷結合素子30は電 位Vc2で一定に保たれているものとする。

【0056】まず、(a)に示すように、対向電圧設定 用MOSFET41をオンにし、シフトゲート35をオ フにしておく。このとき、対向電極20の電位は対向電 圧設定用配線40の電位Vc0と等しくなる。

【0057】次に、(b)に示すように、対向電圧設定 用MOSFET41をオフにする。このときの画素電極 10の電位をVd0とする。

【0058】(c)は、画素電極10の電位がVd0か らVd1に変化した状態を示している。対向電極設定用 MOSFET41とシフトゲート35とがともにオフで あるので、対向電極20上の電荷の量が一定に保持され る。このため、画素電極10と対向電極20との間の電 位差は一定に保たれる。画素電極10の電位がVd0か らVd1に変化すると、対向電極20の電位は次式のよ うに変化する。

[0059]

... (1)

素子30に送出される。 [0060]

(3)式に示す値に変化している。

[0061]

[0062]

[0063]

できないため、Qが負の値をとるように $Vc\ 0$ と $Vc\ 2$ との値を設定する必要がある。すなわち、 $Q=C\ (Vc\ 1-Vc\ 2)=C\ (Vc\ 0-Vc\ 2+Vd\ 1-Vd\ 0)<0$

... (6)

であるから、

Vc0-Vc2<Vd0-Vd1

を常に満たずように、VdOとVd1との変化の範囲を 考慮した上で、対向電極設定用配線40と電荷結合素子 30との電位を設定する。

【0064】(駆動方法および検査結果)次に、実際に TFT基板および検査モジュールを駆動して各画素の検 査を行なう場合の検査方法の詳細について説明する。

【0065】図8および図9を用いて、TFT基板1および検査モジュール2の駆動信号の変化と画素電極10および対向電極20の電位の変化とを説明する。図8に示すTFT基板1の駆動信号は、TFT基板1のゲート信号Vg(t)がハイレベルとなる直前にソース信号Vs(t)の電圧が変化しており、この駆動方法ではオン不良のみが欠陥として検出される。また、図9に示すTFT基板1の駆動信号は、TFT基板1のゲート信号Vg(t)がハイレベルとなる直後にソース信号Vs

(t)の電圧が変化しており、この駆動方法ではオン不 良およびオフ不良ともに欠陥として検出される。

【0066】このようにTFT基板1を駆動する複数の信号を用いることによって、欠陥の種類も判定することができる。本実施の形態における検査装置では、TFT基板1をTFT液晶ディスプレイパネルと電気的にほぼ等価な状態で検査を行なうため、欠陥を検出するための駆動信号としてTFT液晶ディスプレイパネルの検査用の信号をそのまま用いることができる。TFT液晶ディスプレイパネルの検査用の駆動信号および検査の方法としては、特開平6-82836号公報に開示された方法が適用できる。

【0067】まず、図8を用いて説明する。(a)は、TFT基板1のゲート配線11およびソース配線12の駆動信号Vg(t)とVs(t)との信号の変化を示す。ゲート信号Vg(t)は一定の周期でハイレベルとロウレベルを繰返す。ゲート信号Vg(t)がハイレベルのとき、薄膜トランジスタ13がオンになり、ソース配線12の電位Vs(t)が画素電極10に書込まれる。ゲート信号Vg(t)の立上がり直前にソース信号Vs(t)の電位が変化する。

【0068】(b)は、対向電圧設定用MOSFET4 1のゲート電極44(図3参照)に入力される駆動信号 Vs1(t)を示す。駆動信号Vs1(t)がハイレベ ルのときに、対向電圧設定用MOSFET41がオンと なり、対向電極20の電位はVc0となる。

 $-Q = -C\Delta V 1 = C (Vc 0 + Vc 2 - 2Vs)$... (8)

画素電極10がオン不良の場合には、(f)に示すよう に、画素電極10の電位の電荷量は-2Vsを下回るため、電荷結合素子30に送出される電子-Qが少なくな ... (7)

【0069】(c)は、シフトゲート電極36(図3参照)に入力される駆動信号Vs2(t)を示す。駆動信号Vs2(t)がハイレベルになると、シフトゲート35がオンとなり、対向電極20と電荷結合素子30の電位差に応じた量の電荷が、対向電極20から電荷結合素子30へ送出される。

【0070】(d)および(e)は画素電極10が正常に動作している場合の画素電極10の電位Vd(t)および対向電極20の電位Vc(t)の変化を示す。また、(f)および(g)は電極10がオン不良の場合の画素電極10の電位Vd(t)および対向電極20の電位Vc(t)の変化を示す。さらに、(h)および(i)は画素電極10がオフ不良の場合の画素電極10の電位Vd(t)および対向電極20の電位Vc(t)の変化を示す。実施の形態1における検査装置は、他の種類の点欠陥や線欠陥なども検出することができるが、一例として画素電極10のオン不良とオフ不良との2種類の欠陥について説明する。

【0071】まず、ゲート信号Vg(t)の1回目の立上がりの直前にVs1(t)をハイレベルにする。ゲート信号Vg(t)がハイレベルになることにより画素電極10にソース信号の電位Vs(t)=+Vsが書込まれ、Vd(t)=+Vsとなる。このとき、対向電極20の電位はVc0に保持される。

【0072】ゲート信号Vg(t)の2回目の立上がりの直前に、Vs1(t)をロウレベルにし、ゲート信号Vg(t)の2回目の立下がりの直後に、シフトゲート電極36に入力される駆動信号Vs2(t)をハイレベルにする。Vs1(t)をロウレベルにしてから、Vs2(t)をハイレベルにするまでの間に変化した画素電極10の電位の変化量に応じた電荷が電荷結合素子30に送出される。

【0073】ゲート信号Vg(t)がハイレベルになることにより、画素電極10にソース信号の電位Vs(t) = -Vsが書込まれ、画素電極10の電位はVd(t) = -Vsに変化する。画素電極10が正常な場合には、(d)に示すように画素電極10の電位の変化量は-2Vsであり、次式に示す量の電子が電荷結合素子30に送出される。

り、(g)に示すように $\Delta V1^r$ が $\Delta V1$ より小さくなる。 画素電極10がオフ不良の場合には、(h)に示すように、画素電極10の電位の変化量はほぼ-2Vsと

なるため画素電極10が欠陥として検出されない。 【0075】以上のように1回目の測定が行なわれるが、次にソース信号の位相が180°ずれた位置で2回目の測定が以下のように行なわれる。

【0076】ゲート信号Vg(t)の4回目の立上がりの直前に、Vs1(t)をハイレベルにする。

【0077】ゲート信号Vg(t)がハイレベルになることにより画素電極10にソース信号の電位Vs(t)=-Vsが書込まれ、Vd(t)=-Vsとなる。このとき、対向電極20の電位はVc0に保持される。

【0078】ゲート信号Vgの5回目の立上がりの直前に、Vs1(t)をロウレベルにし、ゲート信号Vg(t)の5回目の立下がりの直後に、シフトゲート電極

 $-Q = -C\Delta V = C \left(Vc 0 + Vc 2 + 2Vs \right)$

画素電極10がオン不良の場合には、(f)に示すように、画素電極10の電位の変化量は+2 V s を下回るため、電荷結合素子30に送出される電子-Qが多くなり、(g)に示すように Δ V 2 \cdot が Δ V 2 より大きくなる。画素電極10がオフ不良の場合には、(h)に示すように、画素電極10の電位の変化量はほぼ+2 V s となるため、欠陥として検出されない。

【0081】次に図9を用いて説明する。(a)は、TFT基板1のゲート配線11およびソース配線12の駆動信号Vg(t)とVs(t)との信号の変化を示す。ゲート信号Vg(t)は一定の周期でハイレベルとロウレベルとを繰返す。ゲート信号Vg(t)がハイレベルのとき、薄膜トランジスタ13がオンになり、ソース配線12の電位Vs(t)が画素電極10に書込まれる。ゲート信号Vg(t)の立下がりの直後にソース信号Vs(t)の電位は、ゲート信号Vg(t)がハイレベルとなるごとに、+Vsと-Vsとの電位を繰返す。

【0082】(b)は、対向電圧設定用MOSFET41のゲート電極44に入力される駆動信号Vs1(t)を示す。駆動信号Vs1(t)がハイレベルのときに、対向電圧設定用MOSFET41はオンとなり、対向電極20の電位はVc0となる。

【0083】(c)は、シフトゲート電極36に入力される駆動信号Vs2(t)を示す。駆動信号Vs2

(t)がハイレベルになるとシフトゲート35がオンとなり、対向電極20と電荷結合素子30の電位差に応じた量の電荷が対向電極20から電荷結合素子30へ送出される。

【0084】(d)および(e)は、画素電極10が正常に動作している場合の画素電極10の電位Vd(t)および対向電極20の電位Vc(t)の変化を示す。また、(f)および(g)は画素電極10がオン不良の場合の画素電極10の電位Vd(t)および対向電極20の電位Vc(t)の変化を示す。さらに、(h)および(i)は画素電極10がオフ不良の場合の画素電極10

36に入力される駆動信号V s 2 (t)をハイレベルにする。V s 1 (t)をロウレベルにしてから、V s 2 (t)をハイレベルにするまでの間に変化した画素電極10の電位の変化量に応じた電荷が電荷結合素子30に送出される。

【0079】ゲート信号Vg(t)がハイレベルになることにより、画素電極10にソース信号の電位Vs(t)=+Vsが書込まれ、画素電極10の電位はVd(t)=+Vsに変化する。画素電極10が正常な場合には、(d)に示すように画素電極10の電位の変化量は+2Vsであり、次式に示す量の電子が電荷結合素子30に送出される。

[0080]

 $(2+2Vs) \qquad \dots (9)$

の電位 V d (t) および対向電極 20 の電位 V c (t) の変化を示す。まず、ゲート信号 V g (t) の1回目の立上がりの直前に V s 1 (t) をハイレベルにする。 $\{0085\}$ ゲート信号 V g (t) がハイレベルになることにより画素電極 10 にソース信号の電位 V s (t) = +V s が 書込まれ、V d (t) = +V s となる。このとき、対向電極 20 の電位は V c 0 に保持される。

【0086】ゲート信号Vg(t)の2回目の立上がりの直前に、Vs1(t)をロウレベルにし、ゲート信号Vg(t)の2回目の立下がりの直後に、シフトゲート電極36に入力される駆動信号Vs2(t)をハイレベルにする。Vs1(t)をロウレベルにしてからVs2(t)をハイレベルにするまでの間に変化した画素電極10の電位の変化量に応じた電荷が電荷結合素子30に送出される。

【0087】ゲート信号Vg(t)がハイレベルになることにより、画素電極10にソース信号の電位Vs

(t) = -Vsが書込まれ、画素電極10の電位はVd(t) = -Vsに変化する。画素電極10が正常な場合には、(d)に示すように、画素電極10の電位の変化量は-2Vsであり、(8)式に示す量の電子が電荷結合素子30に送出される。画素電極10がオン不良の場合には、(f)に示すように、画素電極10の電位の変化量は-2Vsを下回るため、電荷結合素子30に送出される電子-Qが少なくなり、(g)に示すように ΔV 1、が ΔV 1より小さくなる。画素電極10がオフ不良の場合には、(h)に示すように、画素電極10の電位の変化量は-2Vsを下回るため、電荷結合素子30に送出される電子-Qが少なくなり、(i)に示すように ΔV 1、が ΔV 1より小さくなる。

【0088】以上のようにして1回目の測定が行なわれるが、次にソース信号の位相が180°ずれた位置で2回目の測定を以下のように行なう。

【0089】ゲート信号Vg(t)の4回目の立上がりの直前に、Vs1(t)をハイレベルにする。

【0090】ゲート信号Vg(t)がハイレベルになる

ことにより画素電極10にソース信号の電位Vs(t)-Vsが書込まれ、Vd(t)=-Vsとなる。このとき、対向電極20の電位はVc0に保持される。

【0091】ゲート信号Vg(t)の5回目の立上がりの直前に、Vs1(t)をロウレベルにし、ゲート信号Vg(t)の5回目の立下がりの直後に、シフトゲート電極36に入力される駆動信号Vs2(t)をハイレベルにする。Vs1(t)をロウレベルにしてから、Vs2(t)をハイレベルにするまでの間に変化した画素電極10の電位の変化量に応じた電荷が電荷結合素子30に送出される。

【0092】ゲート信号Vg(t)がハイレベルになる ことにより、画素電極10にソース信号の電位Vs

(t) =+Vsが書込まれ、画素電極10の電位はVd (t) =+Vsに変化する。画素電極10が正常な場合には、(d)に示すように画素電極10の電位の変化量は+2Vsであり、(9)式に示す量の電子が電荷結合素子30に送出される。画素電極10がオン不良の場合には、(f)に示すように、画素電極10の電位の変化量は+2Vsを下回るため、電荷結合素子30に送出される電子-Qが多くなり、(g)に示すように Δ V2、が Δ V2より大きくなる。画素電極10がオフ不良の場合には、(h)に示すように、画素電極10の電位の変化量は+2Vsを下回るため、電荷結合素子30に送出される電子-Qが多くなり、(i)に示すように Δ V2、が Δ V2より大きくなる。

【0093】以上のようにして、2回目の測定が行なわれる。このように、ソース信号の位相を180°ずらした位置で2回検査を行なうことによって、より正確に検査を行なうことができる。

【0094】(検査素子の半導体構造)図10は、本実 施の形態における検査モジュールの対向電極部の断面構 造の一例を示している。検査モジュール2の対向電極部 は、対向電極電荷蓄積層21、信号電荷転送層33、転 送ゲート電極34、シフトゲート35、シフトゲート電 極36、対向電圧設定用配線40、対向電圧設定用ソー ス42、対向電圧設定用ゲート43、対向電圧設定用ゲ ート電極44、チャネルストッパ52、絶縁膜53、お よびパッシベーション膜54を含む。これらは、n型基 板50の上にp型ウェル51が形成されたシリコン基板 上に形成される。対向電極として機能する対向電極電荷 蓄積層21は、n型半導体層で構成されており、p型半 導体層35、43および51と絶縁膜53とで囲まれて いる。画素電極10と対向配置された状態で容量成分を 介して検査を行なうため、検査時には対向電極電荷蓄積 層21と画素電極10との間にコンデンサが形成され る.

【0095】対向電圧設定用配線40および対向電圧設定用MOSFET41は、対向電極電荷蓄積層21の隣に形成されている。対向電圧設定用MOSFET41

は、対向電圧設定用ソース42、対向電圧設定用ゲート 43、ドレインである対向電極電荷蓄積層21およびゲート電極44で構成される。

【0096】シフトゲート35は、ソースとして機能する対向電極電荷蓄積層21、シフトゲート用ゲート38、ドレインとして機能する信号電荷転送層33およびシフトゲート電極36から構成され、対向電極電荷蓄積層21の隣に形成される。電荷結合素子30は、信号電荷転送層33および転送ゲート電極34から構成される。電荷結合素子30に送出された電子を順次転送していくために転送ゲート電極34は適切なタイミング信号で駆動される。検査モジュール基板の表面はパッシベーション膜54によって覆われている。

【0097】また、検査モジュール2の対向電極部の構造として、図11または図12に示すものを用いてもよい。図11および図12はともに、(a)が対向電極部の断面構造を、(b)が表面の電極の構造を示している。図11に示す対向電極部の構造は、対向電極20が検査モジュール2の表面に形成されている以外は図10に示す対向電極の構造と同じであるので、詳細な説明は繰返さない。また、図12に示す対向電極部の構造は、対向電極20と対向電圧設定用配線40とが検査モジュール2の表面に形成されている以外は図10に示す対向電極の構造と同じであるので、詳細な説明は繰返さない。対向電極20は、対向電極電荷蓄積層21と電気的に接続した構造となっているが、図11と図12とでは対向電極20の表面積が異なっている。

【0098】図11に示す構造では、図12に示す構造 の場合よりも対向電極20の表面積が広くなっている。 このため、画素電極10と対向電極20との間に形成さ れるコンデンサの対向電極20側から見た静電容量を大 きくとることができる。図12に示す構造では、対向電 圧設定用配線40が検査モジュール2の表面に広がって おり、対向電極20の表面積が狭くなっている。このた め、画素電極10と対向電極20との間に形成されるコ ンデンサの対向電極側から見た静電容量が小さくなる。 【0099】どちらの場合も、画素電極10と対向電極 20の間に形成されるコンデンサの画素電極10側から 見た静電容量は同じであるが、対向電極20側から見た 静電容量が異なるため、電荷結合素子30に送出される 電荷の量が異なる。このように、対向電極20の表面積 を変えることによって、電荷結合素子30によって転送 される電荷の量が適切になるように調整することができ る。

【0100】以上説明したように、本実施の形態では以 下の効果を奏する。

(1) TFT基板を貼り合せ液晶注入する前に、TF T基板状態で検査することが可能となる。

【0101】(2) 対向電極の電荷の量を電荷結合素 子を用いて直接測定するため、電気光学素子を用いた検 査装置よりも精度よく測定することが可能となる。

【0102】(3) 各画素電極を1つずつプローブにより駆動して検査する方法と比較して、ゲート配線とソース配線とを電気的に短絡するショートリングを残したままTFT基板を検査することができるため、後工程においてTFT基板が静電破壊することを防ぐことができる。また、TFT基板の駆動と検査モジュールの駆動を同期させることによって、検査の高速化が図れる。さらに、検査モジュールには複数の対向電極が存在し、電荷結合素子によって電荷の変化量を転送することによって同時に複数の対向電極の電荷の変化量を測定できるため、検査の高速化が図れる。

【0103】(4) 画素電極の電位の変化量を測定する前に、検査モジュールの対向電極の電荷結合素子に対する電位が負の十分大きな値になるように対向電極の電位を設定してから測定を行なうことにより、常に対向電極から電荷結合素子へ電子が送出される。電荷結合素子は電子しか転送できないため、このように電荷を正しく転送することが可能となる。

【0104】(5) 検査モジュールは半導体素子であるため、対向電極の位置および大きさの精度は非常に高く、欠陥画素の検出の位置精度が高くなる。

【0105】[実施の形態2]図13は、本発明の実施の形態2における検査モジュールのセンサ部3、の概略構成を示す。図5に示す実施の形態1における検査モジュール2は2次元エリアセンサの場合についてであったが、実施の形態2における検査モジュール3、は対向電極20が1次元に配列されている。その他の構成および機能は実施の形態と同じであるので詳細な説明は繰返さない。

【0106】検査モジュール3´は、TFT基板上の縦あるいは横1ラインの検査を行ない、次のラインに移動して検査を行なう。この操作を繰返し行なうことによって、TFT基板全体の検査が可能となる。実施の形態1と比較して、検査時間は余計にかかるが、検査モジュール自体のコストを低減させることができる。その他の効果は実施の形態1と同じであるので詳細な説明は繰返さない。

【図面の簡単な説明】

【図1】実施の形態1における検査装置の概略構成を示すブロック図である。

【図2】実施の形態1における検査装置の検査対象であ

るTFT基板の平面図である。

【図3】検査モジュールの対向電極部の電気的な構成を示す図である。

【図4】対向電圧設定用MOSFETの機能を電荷結合 素子およびシフトゲートによって代行する場合の検査モ ジュールの対向電極部の電気的な構成を示す図である。

【図5】検査モジュールが2次元エリアセンサである場合の検査モジュール下面のセンサ部の概略構成図である。

【図6】TFT基板の画素電極と検査モジュールの対向電極の対応関係を表わす図である。

【図7】TFT基板の画素電極と検査モジュールの対向電極との制御方法を示す図である。

【図8】 画素電極のオン不良の点欠陥を検出する場合の 駆動方法と 画素電極および対向電極の電位の変化を示す 図である。

【図9】 画素電極のオン不良およびオフ不良の点欠陥を 検出する場合の駆動方法と画素電極および対向電極の電 位の変化を示す図である。

【図10】検査モジュールの対向電極部の構造の断面図 の一例を示す図である。

【図11】対向電極の表面積を広くした場合の検査モジュールの対向電極部の構造の断面図および平面図の一例を示す図である。

【図12】対向電極の表面積を狭くした場合の検査モジュールの対向電極部の構造の断面図および平面図の一例を示す図である。

【図13】検査モジュールが1次元ラインセンサである場合の検査モジュール下面のセンサ部の概略構成図である。

【符号の説明】

- 1 TFT基板
- 2 検査モジュール
- 4 相関二重サンプリング
- 5 A/D変換器
- 6 データ処理部
- 10 画素電板
- 20 対向電極
- 30 電荷結合素子
- 35 シフトゲート
- 37 電荷検出部

